한국공개특허공보 특2001-0078229호(2001.08.20.) 1부.

특2001-0070173

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. G09G 3/30

(11) 공개번호

록2001-0070173

(43) 공개일자

2001년07월25일

G090 3/30	
(21) 출원번호	10-2000-0063673
(22) 출원일자	2000년 10월28일
(30) 우선권주장	11-307869 1999년10월29일 일본(JP)
(71) 출원인	가부시키가이샤 한도오따이 에네루기 켄큐쇼 - 야마자끼 순페이
	일본국 가나가와켄 아쓰기시 하세 398
(72) 발명자	야마자키순페이
	일 본국가나가와켄아쓰기시하세398반치가부시키가이샤한도오따이에네루기켄큐 쇼내
	고누마도시마츠
	일본국가나가와켄아쓰기시하세398반치가부시키가이샤한도오따이에네루기켄큐 쇼내
	고아마준
	일본국가나가와켄아쓰기시하세398반치가부시키가이샤한도오따이에네루기켄큐 쇼내
	이누키이카즈타카
	일 본국가나가와켄이쓰기시하세398반치가부시키가이사한도오따이에네루기켄큐 쇼내
	미즈카미마유미
	일 본국가나가와켄이쓰기시하세398반치가부시키가이샤한도오따이에네루기켄큐 쇼내
(74) 대리인	황의만
심시청구 : 없음	
(EA) 70 T) TL-1	

(54) 전자장치

क्ष

신뢰성이 높고 컬러 재현성이 높은 전자장치를 제공한다. 화소 구조는 단결정 반도체 기판(11) 상에 스위 청용 FET(201)와 전류 제어용 FET(202)가 형성되고, EL 소자(203)가 전휴 제어용 FET(202)에 전기적으로 접숙되도록 이루어진다. 화소간에 전류 제어용 FET(202)의 특성의 변동이 매우 적고, 컬러 재현성이 높은 화성이 얻어질 수 있다. 전통 제어용 FET(202)에서 핫 캐리어에 대비한 조치를 취함으로써 신뢰성이 높은 전자장치가 얻어질 수 있게 된다.

대프도

도1

색인어

전자장치, 전자 설비

명세서

도면의 긴단한 설명

- 도 1은 전자장치의 화소부의 단면 구조를 나타낸 도면.
- 도 2(A) 및 (B)는 화소부의 상부 표면 구조 및 그 회로 배치를 각각 나타낸 도면.
- 도 3(A) 내지 (D)는 액티브 매트릭스 기판의 제작 공정욭 각각 나타낸 도면.
- 도 4(A) 내지 (D)는 액티브 매트릭쇼 기판의 제작 공정을 각각 니타낸 도면.
- 도 5(A) 및 (B)는 액티브 매트릭스 기판의 제작 공정을 각각 나타낸 도면.

도 6은 화소부의 확대도.

도 7은 전계발광 표시장치의 회로 구조를 나타낸 도면.

도 8은 전계발광 표시장치의 단면 화소 부분을 확대도로 나타낸 도면:

도 9(A) 내지 (C)는 화소의 회로 구조를 각각 나타낸 도면,

도 10(A) 내지 (D)는 전류 제어용 전계 효과 트랜지스터의 단면 구조를 각각 나타낸 도면.

도 II(A) 및 (B)는 다수의 전계발광 표시장치를 얻는 공정을 각각 나타낸 도면,

도 12(A) 및 (B)는 다수의 전계발광 표시장치를 얻는 공정을 각각 나타낸 도면.

도 13(A) 및 (B)는 다수의 전계발광 표시장치를 얻는 공정을 각각 나타낸 도면.

도 14(A) 내지 (F)는 전지장치의 구체적인 예를 각각 나타낸 도면.

도 15(A) 및 (B)는 전자장치의 구체적인 예쁠 각각 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

11 : 단결정 반도체 가판 12 : 전계 절연막

13. 31 : 소스 영역 14. 32 : 드레인 영역

15a 내지 15f, 33 : LDD 영역 16a, 16b : 고농도 불순물 영역 17a 내지 17c. 34 : 채널 형성 영역 18 : 게이트 절연막

19a 내지 19c, 35 : 게이트 전국 20 : 제1 총간절연막

21, 36 : 소스 배선 라인 22, 37 : 드레인 배선 라인

38 : 제1 패시베이션막 39 : 제2 총간절연막

40 : 화소 전국 41 : 절연막

42 : 빌광층 43 : 홒 주입 층

44 : 양국 45 : 제2 패시베이션막

 201 : 스위칭용 FET
 202 : 전류 제어용 FET

 203 : EL 소자
 211 : 게이트 배선 라인

발명의 상세한 설명

발명의 목적

발명이 속하는 기술문이 및 그 분이의 종래기술

본 발명은 발광 재료를 구비한 소자가 전국 사이에 배치되는 전자장치 및 그려한 전자장치를 표시부(지시 디스퓰레이 또는 지시 모니더)로서 사용하는 전지 실비에 관한 것이고, 보다 구체적으로 전계발광(Electro Luminescence: EL)을 얻게 하는 발광 재료(이후로 EL 재료로서 지청됨)를 사용하는 전자장치에 관한 것이 CL

근년, 발광 재료의 EL 현상을 이용한 발광 장치(이후로 EL 소자로서 시청됨)를 사용하는 전자장치(이후로 EL 표시장치)가 개발되었다. EL 표시장치는 발광 장치를 이용한 표시장치이기 때문에 액정 디스플레이에 서와 같은 배경 조명이 필요하지 않을 뿐만 아니라, 사이 각이 넓기 때문에 그려한 때 표시장치가 야외에 서 시용되는 휴대용 설비의 표시부로서 격광을 받고 있다.

EL 표시장치에는 배시보형(단순 매트릭스형) 및 액티보형(액티브 매트릭스형)의 2가지 유형이 있는데, 양 지의 유형 모두기 비약적으로 발전되어 왔다. 특히, 현재에는 액티브 매트릭스형 EL 표시장치가 상당한 각 광을 받고 있다. LL을 방출하는 발광층이 되는 EL 재료와 관련하여, 유기 EL 재료 및 무기 EL 재료가 있 는데, 유기 EL 재료는 저분자(단량체) 유기 EL 재료와 고분자(중합체) 유기 EL 재료로 구분된다. 특히, 저분자 유기 EL 재료보다 취급하기가 더 쉽고 열 저항이 더 높은 중합체 EL 재료에 관심이 모이지고 있다. 또한, 유기 EL 재료를 이용한 발광 장치는 유럽에서는 유기 발광 다이오드(OLED)라고 지칭된다.

액티브 매트릭스형 EL 표시장치는 회소부를 구성하는 각각의 회소에 전계 효과 트랜지스터(아후로 FET로서 지진된)가 마련되고, EL 소자를 통해 흐르게 되는 전류의 양이 FET에 의해 제어되는 것을 그 특징으로 한 다. 그러나, 화소간에 FET의 전기 특성에 차이가 있음 경우에 각각의 화소에 마련되는 EL 소지의 발광 특 성에도 역시 차이가 생긴다는 문제점이 있다.

발명이 이루고지 하는 기술적 괴제

전술된 문제점을 고려하여 이루어진 본 발명의 목적은 화소간에 EL 소자의 발광 특성에 변동이 적고 컬러 의 재현성이 높은 전자장치를 제공하는 것이다. 본 발명의 다른 목적은 신뢰성이 높은 전자장치를 제공하 는 것이다. 본 발명의 또 다른 목적은 그려한 전자장치를 표시부로서 사용하는 전자 설비를 제공하는 것 이다.

본 발명의 또 다른 목적은 전술된 바와 같이 컬러 재현상이 높은 전자장치의 제작 비용을 절감하기 위한

공정을 제공하는 것이다.

발명의 구성 및 작용

본 발명은 화소간에 FET의 전기 특성의 변동을 최소로 억제하기 위해 단결정 반도체 기판이 기판으로서 사용되고, 전자장치기 단결정 반도체 기판 상에 형성되는 FET를 사용하여 형성되는 것을 그 특징으로 한다. 또한, 본 발명은 FET의 형성을 가능하게 하는 정도의 두께로 된 단결정 기판이 광을 투과하지 않기 때문에, 음국이 직접 FET에 접속되도록 EL 소자가 형성되는 것을 그 묵징으로 한다.

또한, 본 발명은 다수의 FET기 하나의 회소에 형성되고, 각각의 FET의 역할에 따려 구조가 최적화되어 신 뢰성이 높은 전자장치기 얻어지는 것을 그 특징으로 한다. 특히, 본 발명은 n채널형 FET가 스위칭 소자 및 전투 제어 소자로서 사용되고, 양자의 LDD 영역의 배열이 상이한 것을 그 특징으로 한다.

또한, 본 발명에서는 대형 기판으로부터 다수의 전자장치를 형성하는 공정을 사용하여 전자장치의 재작 비용의 질감, 즉 전자장치의 비용의 질감을 실현하게 된다. 본 발명은 기존의 액정 리인을 사용할 수 있는 공정을 채용하여 풀랜트 및 장비에 대한 투자를 최소로 억제함으로써 제작 비용의 상당한 절감을 실현하는 것을 그 특징으로 한다.

이하, 본 발명을 점부 도면을 참조로 하여 대욱 상세히 설명하기로 한다.

먼저, 본 발명을 실시하기 위한 실시에 형식을 도 1, 도 2A, 및 도 28를 참조하여 설명하기로 한다. 도 1 은 본 발명의 EL 표시장치의 화소부와 단면도이고, 도 2A는 그 평면도이며, 도 2B는 그 회로 구조를 나타 낸 도면이다. 실재로, 디수의 회소가 매트릭스의 형태로 배치되어 화소부(회상 표시부)를 형성하게 된다. 또한, 도 1과 도 2A 및 도 2B에는 공동의 도민 부호가 사용되고 있고, 도 1과 도 2의 양지의 도면은 서로 석설히 참조될 수 있다. 도 2A의 평면도와 도2B에는 2개의 화소가 도시되어 있지만, 암자의 호소는 동일한 구조의 것이다.

도 1에서는 도면 부호 'II'이 단결정 반도체 기판을, 도면 부호 '12 가 소지의 격리를 위한 절연막(이후로 전계 절연막으로 지칭됨)을 격각 지시하고 있다. 기판(11)으로서는 단결정 규소 기판 또는 단결정 규소 계르마늄 기판이 사용될 수 있고, p형 기판 및 p형 기판의 암자가 모두 1용될 수 있다.

분 경우에는 회소에 2개의 FET가 형성된다. 도면 부호 '201'은 스위칭 소자로서 가능하는 FET(이후로 스 위칭용 FET로서 지칭됨)를, 도면 부호 '202'는 EL 소지를 통해 흐르게 되는 전류의 양을 재이하기 위한 전 룸 제어 소자로서 기능하는 FET(이후로 전류 제어용 FET로서 지칭됨)를 각각 지시하고 있다.

n채널형 FET는 동일한 양의 전류가 효료게 될 경우에 p채널형 FET의 점유 먼적보다 더 작은 점유 민적으로 형성될 수 있다는 점에서 유리하다. 세밀성이 높은 EL 표시장치의 화소부에서는 하나의 화소의 크기가 10 내지 수 µa 정도로 매우 작기 때문에. n채널형 FET를 사용할 경우에는 실계 어지에 있어서 상당한 융통성 이 얼어질 수 있다.

p채널형 FCT는 핫 캐리어 주입이 거의 문제가 되지 않고, 오프 전류가 낮으며, 소위칭용 FET 또는 전류 제 어용 FET로서 사용되는 에가 이미 보고된 바 있다는 장점이 있다. 그러나, 본 발명에서는 LOD 영역의 배 월에 의해 n채널형 FET에서도 핫 캐리어의 문재점이 해결되고, 모든 화소의 FET가 n채널형 FET로 될 수 있

그러나, 본 발명에서는 소위칭용 FET 및 전류 제어용 FET를 n채발형 FET로 한경할 필요는 없고, p채널형 FET를 양자의 FET 또는 어느 하나의 FET에 사용하는 것도 역사 가능하다.

스위칭용 FET(201)는 소스 영역(13), 드레인 영역(14), LDD 영역(15a 내지 15f), 고농도 불순물 영역(16a, 16b), 채널 형성 영역(17a 내지 17c), 게이트 절면막(18), 게이트 전극(19a 내지 19c), 제1 충간실연막(20), 소스 배선 라인(21), 및 드레인 배선 라인(22)으로 이루어진다. 소스 영역(13), 드레인 영역(14), LDD 영역(15a 내지 15f), 및 고농도 불순물 영역(16a, 16b)은 주기율표의 15쪽 원소를 단결정 반도체 가판(11)에 참가함으로써 형성된다.

또한, 도 2A에 도시된 바와 끊이. 게이트 전극(19a 내지 19c)은 게이트 배선 라인(22)의 일부이고. 게이트 배선 라인(211)이 FET의 채널 형성 영역과 겹쳐지는 부분은 특히 게이트 전극이라고 지칭된다. 본 경우에 는 2개의 채널 형성 영역을 구비하는 이중 게이트 구조의 FET가 형성된다. 물론, 이중 게이트 구조뿐만 이니라 삼중 게이트 구조와 같은 소위 다중 게이트 구조(서로 직렬로 접속된 2개 이상의 채널 형성 영역을 구비하는 구조)도 역사 사용될 수 있다.

다중 게이트 구조는 오프 전류의 값을 낮추는데 매우 효과적이고, 본 발명에서는 회소의 스위침 FFT(201)가 다중 게이트 구조로 되어 오프 전류 값이 낮은 스위칭 소지가 실현된다. 또한, 스위칭용 FE1(201)에는 LOD 영역(15a 내지 15f)이 게이트 설연막(18)을 개재한 체로 게이트 전국(19a 내지 19c)과 검쳐지지 않도록 미련된다. 그러한 구조는 오프 전류 값을 낮추는데 매우 효과적이다.

또한, 채널 형성 영역과 LDD 영역과의 사이에 오프셋 영역(채널 형성 영역과 동일한 조성이고 게이트 전압 이 인가되지 않는 영역)을 마련하는 것이 오프 진류 값을 낮추는데 더욱 바람직하다. 또한, 2개 이상의 게이트 전국을 구비한 다중 게이트가 사용될 경우에는 채널 형성 영역 사이에 고농도 불순물 영역을 마련하는 것이 오프 전류 값을 낮추는데 효과직이다.

전술된 바와 같이, 다중 게이트 구조의 FET가 화소의 스위칭용 FET(201)로서 사용될 경우에는 오프 전류 값이 충분히 낮게 될 수 있다. 오프 전류 값이 낮다는 것은 전류 제어용 FET의 게이트에 인가되는 진압이 보다 더 오렌 시간동안 유지될 수 있다는 것을 의미하고, 일본 공개특허공고 평10~189252호의 도 2에 도시 된 비와 같은 전위 유지용 커페시터가 감축되거나 생략되더라도 전류 제이용 FET의 게이트 전압이 다음 가 록 주기까지 유지될 수 있다는 장점이 일어진다.

전류 제이용 FET(202)는 소스 영역(31), 드레인 영역(32), LDD 영역(33), 채널 형성 영역(34), 게이트 절 연막(18), 게이트 전극(35), 제1 총간철연막(20), 소스 배선 라인(36), 및 드레인 배선 라인(37)으로 이루 어진다. 또한, 게이트 전국(35)은 단일 게이트 구조의 것이지만 다중 게이트 구조도 역사 사용될 수 있다.

스위청용 FET(201)의 드레인은 전류 제어용 FET(202)의 게이트에 접속된다. 특히, 전류 세어용 FET(202)의 게이트 전국(35)은 드레인 베겐 리인(22)을 통해 스위청용 FET(201)의 드레인 영역(14)에 전기적으로 접속된다. 또한, 소스 베겐 라인(36)은 전류 공급 리인(전원 공급 라인으로서 지칭되기도 함)(212)에 전 기적으로 접속된다(도 2A를 참조).

전류 제어용 FET(202)는 EL 소자(203)에 주입되는 전류의 양율 제어하기 위한 소자이고, EL 소자의 열회리는 측면에서 본 전류를 호르게 하는 것은 바람직하지 않다. 따라서, 체탈 길이(L)를 충분히 길게 설계하여 전류 제어용 FET(202)를 통해 과도한 전류가 흐르지 않도록 하는 것이 바람직하다. 전류는 화소당 0.5 내지 2 µA(바람직하게는 1 내지 1.5 µA)로 되도쪽 실계되는 것이 좋다.

진술된 바에 의거하면, 도 8에 도시된 바와 같이, 스위칭용 FET의 채널 길이를 'L1(L1 = L1a + L1b + L1c)', 그리고 그 채널 폭을 'W1'이라 하고, 전류 제어용 FET의 채널 길이를 'L2', 그리고 그 폭을 'W2'라 할 때에 'W1'은 0.1 내지 5 #m(전형적으로는 0.5 내지 2 #m), 그리고 'W2'는 0.5 내지 10 #m(전형적으로는 2 내지 5 #m)인 것이 바람직하다. 또한, 'L1'은 0.2 내지 18 #m(전형적으로는 2 내지 15 #m), 그리고 'L2'는 1 내지 50 #m(전형적으로는 10 내지 30 #m)인 것이 바람직하다. 그러나, 본 발명의 그러한 수치 2년에 하적되지 않는다.

또한. 소위청용 FET(201)에 형성되는 LDD 양역의 같이(폭)는 0.5 내지 3.5 📠. 전형적으로는, 2.0 내지 2.5 📠로 될 수 있다.

또한, 도 1에 도시된 EL 표시장치는 전류 제어용 FET(202)에서 LDD 영역(33)이 드레인 영역(32)과 채널 형성 영역(34)과의 사이에 마련되고, LDD 영역(33)이 게이트 절연막(18)의 개재 하에 게이트 전국(35)과 경체시는 것을 그 특징으로 한다.

전류 제어용 FET(202)는 EL 소자(203)를 발광시키기 위한 전류를 공급하기 때문에, 도 1에 도시된 비와 같이 핫 캐리어 주입으로 인한 열화에 대비하여 조치를 취하는 것이 바림적하다. 도 1의 LDD 영역의 배열은 핫 캐리어 주입으로 인한 열화에 대비한 조치로서 취해진 구조이다. 또한, 오프 전류를 함께 억제하기 위해 LDD 영역을 게이트 전국의 일부와 겹쳐지도록 하는 것이 아울려 효과적이다. 그 경우, 게이트 전국과 겹쳐지는 영역은 핫 캐리어 주입을 억제하고, 게이트 전국과 겹쳐지지 않는 영역은 오프 전류 값을 억제한다. 또한, 전류 제어용 FET(202)에서의 캐리어(본 경우에는 전자)의 호름 방향은 항상 동일하기 때문에, LDD 영역(33)이 드레인 영역(31)의 옆에 마련되기만 한다면, 그것은 핫 캐리어에 대비한 조치로서 충분하다.

그 경우, 게이트 전국과 겹쳐지는 LDD 영역의 길이는 0.1 내지 3 Am(바람직하게는 0.3 내지 1.5 Am)로 되는 것이 적절하다. 게이트 진국과 겹쳐지지 않는 LDD 영역이 마련되는 경우에는 그 길이가 1.0 내지 3.5 Am(바람직하게는 1.5 내지 2.0 Am)로 되는 것이 적절하다.

또한, 게이트 절연막을 개새한 채로 게이트 전국과 겹쳐지는 활성 충과 게이트 전국과의 사이에 형성되는 기생 커페시턴스를 진위 유지용(전기적 충진 유자용) 커페시터로서 작국적으로 활용하는 것도 기능하다.

본 실시예에서는 도 1에 도시된 LDD 영역(33)을 형성함으로써 게이트 전극(35)과 활성 충(특히, LDD 영역(33))과의 시이의 게이트 커매시턴스가 커지게 되고, 일본 공개록하공고 평10-189252호의 도 2에 도시된 바와 같이 그 게이트 커매시턴스가 전위 유지용 커매시티로서 사용된다. 물론, 커매시터가 별도로 형성될 수도 있지만, 본 실시예에서와 같은 구조기 사용될 경우에는 전위 유지용 커매시티를 사용하지 않아도 된다.

辱하, 본 발영의 EL 표시장치기 디지털 구동 시스템으로 동작하게 될 경우에는 전위 유지용 카페시터醬 매 우 작게 해도 좋다. 예쁜 들어, 커페시턴스는 아탈로그 구동 시스템에 비해 약 1/5 또는 약 1/10로 될 수 있다. 구체적인 수치 값은 스위칭용 FET 및 전류 제이용 FET의 성능에 따라 달라져서 일반적으로 나타낼 소는 없지만, 5 내지 30 fF(femtofarad)로도 충분할 수 있다.

또한, 스위청용 FET의 구조가 도 1에 도시된 다중 게이트 구조로 되고 오프 전류 값이 작게 된다면, 전위 유지를 위해 커매시터에 의해 요구되는 커페시턴스도 역시 작게 된다.

또한, 본 실시예에서는 전류 제어용 FET(202)가 단일 케이트로서 도시되어 있지만, 다수의 FET가 서로 직 렇로 접속되어 있는 다중 케이트 구조도 역사 사용될 수 있다. 또한, 디수의 FET를 서로 병렬로 접속함으 로써 체텔 형성 영역이 실실적으로 디수의 부분으로 분활되어 일 방사가 높은 효율로 이루어질 수 있도록 한 그러한 구조도 사용될 수 있다. 그러한 구조는 열로 인한 열회에 대비한 조치로서 효과적이다.

도면 부호 '38'은 제1 때시배이션막을 지시하고 있는데, 그것의막 두께는 10 mm 내지 1 ﷺ(바람작하게는 200 내지 500 mm)로 될 수 있다. 그 재료로서는 규소을 합유한 절연막(특히, 바람직한 것은 질화산화 규 소막 또는 질화규소막)이 사용될 수 있다. 또한, 제1 패시베이션막(38)이 일 방사 효과를 보유하도록 하는 것이 효과직이다.

제1 패시베이션막(38) 상에는 제2 총간절연막(평턴화막)(39)이 형성되어 FET에 의해 형성된 단이 진 부분 이 평탄화된다. 제2 총간질연막(39)으로서는 유기 수지막이 바람직하고, 꼴리어미드, 풀리어미드, 아크릴 수지, BCB(벤조시콜로부텐) 등이 사용될 수 있다. 울론, 충분히 평탄하게 된 수 있다는 전제 하에 무기물 막을 사용할 수도 있다.

제2 충간절연막(39)에 의해 FET로 인한 단이 진 부분을 평탄화하는 것은 매우 중요하다. 이후에 형성되는 EL 충은 매우 앓기 때문에, 단이 진 부분의 존재로 인해 열의한 발광이 일어나는 경우가 있다. 따라서, 화소 전곡을 형성하기 전에 평탄화를 실행하여 가능한 한 평탄한 표민 상에 EL 총이 형성될 수 있도록 하 는 것이 바람직하다.

도면 부호 1401은 빈사율이 높고 일 함수가 낮은 도전성막으로 이루이진 화소 전극(EL 소자의 음극)을 지

시하고 있는데, 그것은 제2 충간절연막(39) 및 제1 페시베이선막(38)에 콘택트 횳(개구 홍)을 형성한 후에 전류 제어용 FET(202)의 드레인 배선 라인(37)에 접속되도록 형성된다. 화소 전극(40)으로서는 알루미늄 합리 또는 구리 합금과 같이 지향이 낮은 도전성막을 사용하는 것이 바람작하다. 물론, 다른 도전성막과 의 적층 구조가 사용될 수도 있다.

그 다음으로, 절연막(41)이 회소 전국(40)의 단부 부분(코너 부분)을 덮도록 형성된다. 그것은 발광층의 유기 FL 재료가 화소 전국(40)의 단부 부분에 형성될 때에 전계의 농도에 의해 심하게 열화될 우려가 있기 때문이다. 그러한 절인막(41)은 화소간(화소 전극간)의 갭윤 충전하도록 형성된다.

그 다음으로, 발광충(42)으로서 티 재료가 형성된다. 티 재료로서는 유기 티 재료와 무기 티 재료가 모두 사용될 수 있지만, 구동 선압이 낮은 유기 티 재료가 바람직하다. 또한, 유기 티 재료로서는 저분자(단량 체) 유기 티 재료와 고분자(중합체) 유기 티 재료기 모두 사용될 수 있다.

단령체 유기 재료로서는 Alg3(트리스-8-쿼노리라이트-알루미늄) 또는 DSA(디스티릴아릴렌 유도체)가 대표 적으로 알려져 있지만, 다른 공지의 재료를 사용할 수도 있다.

또한, 중합체 EL 재료로서는 폴리파라페닐렌 비닐렌(PPV)계, 폴리비닐카르바졸(PVK)계, 폴리플루오렌계 등 을 열거할 수 있다. 물론, 다른 공자의 재료를 사용할 수도 있다. 특히, 시아노 폴리페닐렌 비닐렌은 적 색 광용 발광하는데, 폴리페닐렌 비닐렌은 녹색 광을 발광하는데, 그리고 폴리페닐렌 비닐렌 또는 폴리알 킹, 메닐렌은 검색 광을 발광하는데 각각 사용된 수 있다. 막 두께는 30 내지 150 mm(바람직하게는 40 내지 100 nm)로 되는 것이 직절하다.

또한, 형광 재료(전형적으로 쿠밀린 6. 루브렌, 나일 레드, DCM, 퀴니크리돈 등)를 발광층에 첨가하여 발광 중심을 형광 재료로 옮김으로써 원하는 발광을 얻는 것도 역시 가능하다. 임의의 공지의 형광 재료가 사용될 수 있다.

단량체 유기 EL 새료가 발광충(42)에 사용될 경우에는 그 층이 진공 증발 방법에 의해 형성되는 것이 적절 하다. 중합체 유기 EL 재료가 사용될 경우에는 스핀 코팅 방법, 인세 방법, 잉크젯 방법, 또는 분배 방법 이 사용될 수 있다. 그러나, 중합체 유기 EL 재료의막이 형성될 경우에는 처리 분위기를 최소한의 수분용 항유한 불활성 가스 분위기로 하는 것이 바람직하다. 예쁠 들어, 중합체 유기 EL 새료는 스핀 코팅 방법

중합체 유기 EL 재료는 통상의 입력 하에서 형성되지만, 유기 EL 재료기 수분 또는 산소의 존재에 의해 쉽 게 열합되기 때문에, 그러한 요소를 최대한으로 제거하는 것이 필요하다. 그를 위해, 발광층의 형성 정치 를 불활성 가스로 충전된 청정 부스 속에 배치하여 발광층의막 형성 공장을 그러한 분위기에서 실행하는 것이 바람직하다.

전술된 형식으로 발광층(42)이 형성된 후에는 그 다음으로 흉 주입 총(43)이 형성된다. 흉 주입 총(43)으로서는 1PD(트리메닐아민 유도체), CuPc(구리 프틸로시아닌), 또는 m-MTDATA(스타버스트 아민)과 같은 당체 유기 재료나 PEDOT(플리미오펜) 또는 PAni(폴리아닐린)과 같은 중합체 유기 재료가 사용된다. 물론, 공기 제품도 내용된 수 있다면 등 문제는 의 발표 20 프리미오펜(토리아르프트 프로그 스 이다. 무기 재료도 사용될 수 있다.막 두께는 3 내지 20 mm(바람직하게는 5 내지 15 mm)로 될 수 있다.

그러나, 전술된 예는 단지 발광층 또는 홀 주입 층에 사용될 수 있는 유기 재료의 에서에 지나자 않고, 본 발명은 그러한 새료에 한정되지 않는다. 또한, 본 경우에는 발광층과 홅 주입 층의 조합이 에서되어 있지 만, 그 외에도 홅 이송 층, 전자 주입 층, 전자 이송 층, 홅 차단 층, 또는 전자 차단 층이 조합될 수도

출 주입 중(43) 상에는 투명 도전성막으로 이루어진 양국(44)이 마련된다. 그러한 형식의 경우에는 발광 충(42)에서 발생된 광이 FET로부터 말어지는 방향으로 방사되기 때문에, 양국이 반투병(투명)해야 한다. 투명 도전성막으로서는 산화인듐과 산화주석과의 화합물 또는 산화인듐과 산화이연과의 화합물이 사용될 수 있지만, 열 저항이 낮은 발광충과 홀 주입 층이 형성된 후에 그막이 형성되기 때문에, 가능한 한 낮은 온도에서막을 형성할 수 있는 제료를 사용하는 것이 비람직하다.

양극(44)이 형성된 시점에서 EL 소자(203)가 완성된다. 또한, 본 경우의 EL 소자(203)는 화소 진극(음 극)(40), 발광층(42), 홀 주입 총(43), 및 양극(44)으로 향성되는 카페시터를 가리킨다. 도 2A에 도시된 비와 같이, 화소 전극(40)은 화소의 면적과 거의 일치하기 때문에, 전체의 화소기 EL 소자로서 기능한다. 따라서, 발광의 활용 효율이 매우 높이서 선명한 화상 디스뮬레이가 기능하게 된다.

분 형식에서는 음국(44) 상에 제2 패시베이션막(45)이 추가로 마련된다. 제2 패시베이션막(45)으로서는 질화규소막 또는 질화신화 규소막이 바람직하다. 제2 패시베이션막(45)의 목적은 EL 소자를 외부로부터 차단시기는 것이고, 그것은 신화로 인한 유기 EL 재료의 열화를 방지한다는 것과 유기 EL 재료로부터의 가 스 제거를 억제한다는 것의 2가지 의미가 있는 것이다.

또한. 본 발명의 EL 표시장자는 각각 도 1에 도시된 비와 같은 구조로 된 회소들에 의해 이루어지는 회소 보를 포함하고, 상이한 구조의 FET가 그 역할에 따라 화소에 배치된다. 그에 의해, 오프 전류 값이 충분 히 낮은 스위청용 FET_및 핫 캐리어에 대한 저항성이 있는 전투 제어용 FET가 중인한 화소에 형성될 수 있 음으로써 신뢰성이 높고 탁월한 화상 디스플레이를 할 수 있는 다. 표시장치가 얼어질 수 있게 된다.

또한, FET의 제작의 관련하여, 중래의 IC 및 LST의 모든 공지의 기술이 사용될 수 있기 때문에, 진기 복성이 변동이 적은 FET를 제작하는 것이 가능하다. 그에 의해, 화소간에 EL 소자의 발광 특성의 변동이 적고 경러 재현성이 높은 EL 표시장치를 제작할 수 있게 된다.

본 발명의 실시에쁜 도 3 내지 도 5를 시용하여 설명하기로 한다. 본 실시에에서는 화소 부분 및 그 화소 부분의 외주에 명성되는 구동화로부의 FET를 동시에 제작하는 방법에 관해 설명하기로 한다. 설명을 간단 히 하기 위해, 구동화로용 기본 회로로서 CMOS 회로뿐 예사함을 유의해야 할 것이다.

우선, 도 3A에 도시된 바와 길이 공지의 LOCOS 방법(규소의 부분 산화)에 의한 산화물 규소을 구비하는 p

형 딘결정 규소 기판(300) 상에 전계 절연막(301)을 형성한다. n형 전도성을 부여하는 불순물 원소(이후 로 n형 불순물 원소로서 지칭됨)를 참기하여 n 우물(302)을 형성한다. 일반적으로 n형 불순물 원소로서 주기율표 15족에 있는 원소. 전형적으로 인 또는 비소를 사용함을 유의해야 **할** 것이다.

그 다음, 도 38에 도시된 바와 같이 두께가 130 mm인 산화규소막으로 보호막(303)을 형성한다. 그러한 두 께는 100 내지 200 mm(바람직하게는 130 내지 170 mm)의 범위 내에서 선택될 수 있다. 또한, 규소을 함유한 절연막임을 전제로 하여 다른막을 사용할 수도 있다. 보호막(303)은 불순물의 참기 중에 단결정 규소막이 풀라즈마에 직접 노출되지 않아서 불순물의 농도를 섭세하게 제어하는 것이 가능하게 되도록 형성되는 것이다.

이어시, 보호막(303) 상에 레지스트 마스크(304a 내지 304c)를 형성하고, 보호막(303)을 경유하여 n형 불 순물 원소를 참가한다. 본 실시에에서는 질량의 분리가 없이 포스핀(PHa)이 플라즈마에 의해 활성회되는

뜰라즈마 도핑 방법을 사용하고, 인을 1 ×10¹⁹ 원자/**ぱ**의 농도로 점기함을 유의해야 할 것이다. 물론, 질 랑의 분리가 이루어지는 이온 주입 방법을 사용할 수도 있다.

n형 봉순물 원소가 n형 골순물 영역(305, 306)에 포함되어 그 공정에 의해 2×10^{16} 내지 5×10^{19} 원자/대 (전형적으로 5×10^{17} 내지 5×10^{18} 원자/대)의 농도로 형성되도푹 투여량을 조절한다.

그 다음, 도 3C에 도시된 바와 같이 레지스트 마스크(304a 내지 304c) 및 보호막(303)용 제거하고, 열 산화 방법을 실행하여 게이트 절연막(307)을 형성한다. 그 때에, 참가된 #형 불순물 원소의 활성화가 이루 어진다. 산화 시간 및 산화 온도를 조절하여 열 산화막을 30 내지 80 mm(바람직하게는 40 내지 60 mm)의 두께로 형성하도록 한다.

그러한 공정에 의해 n형 붙순물 영역(305, 306)의 에지, 즉 n형 붙순물 영역(305, 306)과 그 n형 붙순물 영역(305, 306)의 둘레에 있고 n형 불순물 원소가 참가되지 않은 영역간의 경계(접합부)가 명확히 구별된다. 그것은 추후 FET가 완성될 때에 LDD 영역과 체널 형성 영역간에 국히 양호한 접합이 이루어질 수 있음을 의미한다.

그 다음, 도 30에 도시된 바와 같이 두께가 200 내지 400 mm인 도전성막을 형성하고 패터닝하여 게이트 진 곡(308 내지 312)을 형성한다. 또한, 단일 총 도전성막에 의해 게이트 배선을 형성한 수 있고, 필요한 경 우에는 2층 또는 3층의 적층막을 사용하는 것이 바람직하다. 게이트 전국 재료로서는 공지의 모든 도전성 막을 사용할 수 있다. 그러나, 전술된 바와 같이 미세하게 처리될 수 있는 재료, 특히 2 🙉 이하의 선 폭 으로 패터닝될 수 있는 재료을 사용하는 것이 바람직하다.

선형적으로, 탄틸(Ta), 티탄(Ti), 몰리브덴(Mo), 병스덴(W), 크롬(Cr), 및 규소(Si)로부터 선택된 원소로 이루어진막, 그들 원소의 질화물막(전형적으로 질화턴틸막, 질화텅스텐막, 또는 질화티탄막), 그들 원소를 조합한 합금막(전형적으로 Mo-W 합금 또는 Mo-Ta 합금), 또는 그들 원소의 규화물막(전형적으로 규화탱스 덴막 또는 규화티단막)을 사용할 수 있다. 물론, 단일 종막 또는 적종막을 사용할 수 있다.

본 실시예에서는 두께가 30 mm인 질회령스텐(WN)과 두께가 370 mm인 덩스텐(W)막과의 적충막용 사용한다. 그것은 스퍼터링 방법에 의해 형성할 수 있다. Xe, Ne 등의 불활성 가스를 스피터링 기스로서 첨가하면. 응력으로 인한막의 벗겨짐을 방지할 수 있다.

그 때, 게이트 전국(308 내지 312)을 n형 불순물 영역(305, 306)의 일부와 겹쳐지도록 하면서 그 사이에 게이트 질연막(311)이 개재되도록 형성한다. 그와 같이 겹쳐진 부분은 추후에 핫 캐리어의 주입을 억제하는 LDD 영역이 된다.

그 다음, 도 4A에 도시된 바와 같이 n형 불순물 원소(본 실시에에서는 인을 사용함)를 마스크로서의 케이트 전국(308 내지 312)과 자동 성렬되는 형식으로 참가한다. 불순물 영역(313 내지 319)에 인이 참가되어 n형 불순물 영역(305, 306)의 인의 동도의 1/10 내지 1/2(전형적으로 1/4 내지 1/3)의 인의 동도로 그 영 역이 형성되도록 n형 불순물 원소의 참기를 조절한다. 특히, 1 ×10¹⁶ 내지 5 ×10¹⁸ 원자/때(전형적으로 는 3 ×10¹⁷ 내지 3 ×10¹⁸ 원자/때(의 농도가 바람직하다.

그 다음, 도 48에 도시된 바와 갈아 레지스트 미스크(320a 내지 320c)를 형성하고, n형 불순물 원소(본 실 시예에서는 인물 사용함)를 첨가하여 고통도의 인을 함유한 불순물 영역(321 내지 327)을 형성한다. 본 경우에는 포스핀(PH₃)을 사용하는 이온 도핑몰 아울리 실행하는데, 그 불순물 영역의 인의 등도가 1 ×10²⁰

내지 1×10^{21} 원자/ α (전형적으로는 2×10^{20} 내지 5×10^{20} 원자/ α)로 되도록 이온 도핑을 조절한다.

그러한 공정에 의해 n체널형 FET의 소스 영역 또는 드레인 영역이 형성되고, 스위청용 FET에서는 도 4A의 공정에 의해 형성된 n형 불순물 영역(316 내지 318)의 일부가 진존하게 된다. 그러한 잔존 영역은 도 1의 스위청용 FET의 LDD 영역(15a 내지 15f)에 해당한다.

그 다음, 도 4C에 도시된 바와 같이 레지스트 마스크(3204a 내지 320c)를 제기하고 새로운 레지스트 마스크(328)를 형성한다. 이어서, p형 불순물 원소(본 실시예에서는 봉소를 사용함)를 참기하여 고능도의 통소를 함으면 불순물 영역(329, 330)을 형성한다. 본 경우에는 다보린(8년6)을 사용하는 이온 도핑에 의해

 3×10^{-9} 내지 3×10^{21} 원자/교(전형적으로는 5×10^{20} 내지 1×10^{21} 원자/교)의 동도로 봉소를 참가한다.

불순물 영역(329, 330)에는 이미 인이 1×10^{20} 내지 1×10^{21} 원자/예의 동도로 참가되어 있지만, 본 경우에 봉소는 그 인의 동도의 3배 이상의 동도로 그 영역에 참가됨을 유의해야 할 것이다. 따라서, 이미 형성되어 있는 n형 불순물 영역이 완전히 p함으로 반진되어 p형 불순물 영역으로서 기능하게 된다.

그 다음. 레지스트 미스크(328)를 제거한 후에 여러 동도로 참가된 n형 및 p형 불순물 원소를 활성화시킨다. 노 어닐, 레이저 어닐, 또는 램프 어닐을 활성화 수단으로서 실행할 수 있다. 본 실시예에서는 질소

분위기 하의 전기로 중에서 1시간 동안 800℃의 온도로 열처리를 실행한다.

전승된 활성화로 실행하기 전에 게이트 절연막(307)을 마스크로서의 게이트 전국(308 내지 312)이 자동 정 렬되는 형식으로 제거한다. 공자의 규화 공정을 실행하고, FET의 소스 영역과 드레인 영역 상에 규화물 충을 형성할 수 있다. 그 때에 열처리를 아울러 실행하여 전술된 활성화 시에 규화물 충을 형성할 수 있다.

그 다음, 도 40에 도시된 바와 같이 제1 충간절연막(331)을 형성한다. 제1 충간질연막(331)으로서는 규소을 함유한 단일 총 절연막을 사용하지만, 적충막을 중간에 결합할 수도 있다. 또한, 400 mm 내지 1.5 #m 의막 두께를 사용한다. 본 실시에에서는 두께가 800 mm인 산화규소막과 두께가 200 mm인 질화산화규소막과의 적충 구조를 사용한다.

또한, 3 내지 100%의 수소를 함유한 분위기 중에서 1 내지 12시간 동안 300 내지 450℃의 온도로 열처리를 실행하여 수소 참가를 실행한다. 그러한 공정은 일로 활성화된 수소에 의해 반도체막에 있는 댕굴렁 본드 (dangling bond)를 포화시키는 수소 종결 처리 중의 하나이다. 수소 참기의 다른 수단으로서 플러즈미 수 소 참가(플라즈마에 의해 활성화된 수소를 사용함)를 실행할 수도 있다.

수소 참가 단계는 제1 총간질연막(331)의 형성 중에 개재될 수도 있음을 유의해야 할 것이다. 즉, 두께가 200 mm인 질화신화 규소막을 형성한 후에 전술된 바와 같이 수소 처리를 실행하고, 이어서 두께가 800 mm 인 산회규소막을 형성한 수도 있다.

고 다음, 제1 충간설연막(331)에 콘택트 홅윤 형성하고, 소스 배신 라인(332 내지 335) 및 드레인 배선 라 인(336 내지 338)율 형성한다. 본 실시예에서는 그러한 배선 라인이 스퍼터링 방법에 의해 연속적으로 형 성되는 두께가 100 mm인 티탄막, 두께가 300 mm인 티틴 함유 알루미늄막, 및 두께가 150 mm인 티탄막의 3 총 구조의 적총막으로 이루어진다. 물론, 다른 도전성막도 사용될 수 있다.

고 다음, 두께가 50 내지 500 mm(전형적으로,200 내지 300 mm)인 제1 패시베이션막(339)을 형심한다. 본 실시에에서는 두께가 300 mm인 질화산화규소막을 제1 패시베이션막(339)으로서 사용한다. 그것은 질화규소막으로 대체될 수도 있다. 질화산화규소막을 형성하기 전에 bb 또는 Nhb 등과 같은 수소 함유 가스를 사용하여 풀라즈마 처리를 실행하는 것이 효과적임을 유의해야 할 것이다. 그러한 처리에 의해 활성화된 수소는 제1 총간절연막(331)에 공급되고, 제1 패시베이션막(339)의막 특성은 열처리의 실행에 의해 개선된다. 그와 동시에, 제1 총간절연막(331)에 점가된 수소가 하부 측으로 확산하여 활성 중에 효과적인수소 참가가 이루어질 수 있게 된다.

그 다음, 유기 수지로 이루어진 제2 충간설인막(340)을 형성한다. 유기 수지로서는 폴리어미드, 폴리아미드, 이크링, BCB(벤조시쿨로부덴) 등과 값은 재료를 사용할 수 있다. 특히, 제2 충간절인막(340)은 주로 평단화를 위해 사용되므로, 평단화 불성이 우수한 아크릴을 사용하는 것이 바림작하다. 본 실시에에서는 FET에 위해 형성되는 단이 진 부분용 평단화시키는데 충분한 두께로 아크림박을 형성한다. 그러한 두께는 1 내지 5 🙉(더욱 바림작히게는 2 내지 4 🙉)인 것이 적절하다.

그 다음, 제2 총간절인막(340) 및 제1 페시베이션막(339)을 통해 드레인 배선 라인(338)에 도달되는 콘택 트 출물 형성하고, 화소 전극(341)을 형성한다. 본 실시에에서는 화소 전극(341)으로서 두께가 300 m인 앞루미늄 합금막(1 중량 %의 타탄을 함유한 알루미늄막)을 사용한다.

그 다음, 도 58에 도시된 바와 같이 절연막(342)을 형성한다. 유기 수지막의 패터님에 의해 그러한 절연막(342)을 형성하거나 두께가 10 내지 300 mm인 규소을 그러한 절연막이 함유하도록 한다. 그러한 절연막(342)을 화소(회소 전국)간의 공간을 충전하도록 형성한다. 그려한 절연막(342)은 다음에 형성되는 발광증의 유기 EL 제료가 화소 진국(341)의 에지 부분과 겹쳐지지 않도록 하기 위해 형성되는 것이다.

그 다음. 스핀 코팅 방법에 의해 발광충(343)을 형성한다. 특히, 발광충(343)이 되는 유기 EL 재료를 클로포용, 디클로로메탄, 크실렌, 喀무엔, 및 테트라히드로푸란과 같은 용매 중에 용해한 후에 도포한다. 이어서, 열저리를 실행하여 용매를 증발시킨다. 그와 깊이 하여, 유기 EL 재료로 이루어진막(발광충)을 형성한다. 본 실시에에서는 녹색 발광하는 발광충에 파라페닐렌 비닐렌을 시용한다. 그러한 발광충을 두 께가 50 mm로 되도록 형성한다. 또한, 1.2-디플로로메틴을 용매로시 사용한 후에 80 내지 150 'C로 1분 동안 일처리품 실행하여 그 용매를 증발시킨다.

그 다음, 홍 주입 충(344)을 두깨가 20 mm로 되도쪽 형성한다. 홑 주입 충(344)을 모든 화소에 공통적으로 마련될 수 있기 때문에, 스핀 코팅 방법을 사용하여 홑 주입 충(344)을 형성하는 것이 적절하다. 본 실시에에서는 폴리티오펜(PEDOT)을 용액으로서 도포하고 핫 플레이트에서 100 내지 150 'C로 1 내지 5분 등안 설처리를 실행하여 그 수분을 중발시킨다. 그 경우, 폴리페닐렌 비닐렌이 불용성이기 때문에, 발광충(343)을 용해시킴이 없이 홈 주입 충(344)을 형성할 수 있다.

디콘 중합체 유기 재료 및 단량체 유기 재료를 흡 주입 총(344)으로서 시용할 수 있다. 단령체 유기 재료 푼 사용할 경우에는 증발 방법을 사용하여 홍 주입 총(344)를 행성할 수 있다. 무기 재료도 역시 사용할 수 있다.

본 실시에에서는 발광층과 횳 주입 층을 이루어진 2층 구조를 형성한다. 그러니, 홉 이승 층, 전자 주입 층, 및 전자 이승 층과 같은 다른 충울 미련할 수도 있다. 그러한 층이 조합된 각종의 적총 구조의 예가 보고된 바 있고, 본 발명에서는 임의의 구조를 사용할 수 있다.

발광총 및 전지 이송 총의 4층 구조로 EL 총을 사용하지만, 전자 이송 총이 형성되지 않는 경우 또는 전자 주입 총이 형성되는 경우도 있을 수 있다. 또한, 홀 주입 총이 생략되는 경우도 역시 있을 수 있다. 그 리한 유형의 수 개의 조합의 예들이 보고되어 있고, 그들 중의 임의의 구조를 사용할 수 있다.

발광충(343)과 홅 주입 충(344)을 형성한 후에는 일 함수가 작은 투명 도진성막으로 이루어진 양극345)을 두께가 120 mm가 되도록 형성한다. 본 실시예에서는 10 내지 20 중령 %의 산화아연으로 도핑된 산화인동 을 그러한 투명 도전성막에 사용한다. 막 중착 방법에서와 같이, 실온에서 중발 방법을 사용하여 발광충 (343)과 훈 주입 층(344)이 열화되자 않도록 하는 것이 바람직하다.

양극(345)용 형성한 후에는 질화산화규소막으로 이루어진 제2 패시배이션막(346)용 필라즈마 CVD에 의해 두께가 300 m로 되도록 형성한다. 그 시점에는막 중착 온도에 주의를 기울이는 것이 이울러 요구된다. 원격 플리즈미 CVD를 시용하여막 중착 온도를 낮출 수도 있다.

그와 깊이 하여, 도 58에 도시된 바와 같은 구조로 된 맥티브 매트릭스 기판을 완성한다. 설연막(342)의 형성 후에는 제2 매시베이션막(346)을 형성할 때까지 연속적으로 대기 중에 노출시킴이 없어막을 형성하는 공정을 위한막 증착 장치의 다중 챔버 방법(또는 인-라인 방법)을 사용하는 것이 효과적임을 유의해야 할 건이다.

본 실시에의 액티브 메트릭스 기판에서는 화소부에서만이 아니라 구동회로부에서도 최적의 구조로 된 FET 기 배치되고, 그에 의해 그 액티브 메트릭스 기판이 매우 높은 신뢰성을 나타내고, 그 동작 성능이 중대된 TE

우선. 그 동작 속도를 떨어뜨려이 없이 핫 캐리어 주입을 최대한으로 감소시키는 구조로 된 FET가 구동회로를 형성하는 CMOS 회로의 n채널형 FET(205)로서 사용된다. 본 경우에는 구동회로가 시프트 레지스터, 버피, 레벨 시프터, 센플링 회로(샘를 및 폴드 회로). D/A 컨버터 등을 포함한다. 본 실시예의 경우에는 도 58에 도시된 바와 같이 n채널형 FET(205)의 활성 총이 소스 영역(355), 드레인 영역(356), LDD 영역 (357), 및 채될 형성 영역(358)로 이루어진다. LDD 영역(357)과 게이트 전국(309)은 그 사이에 게이트 절 연막(307)을 개재한 채로 서로 겹쳐진다. 그러한 구조는 전류 제이용 FET(202)의 구조에서도 동일하다.

동작 속도를 떨어뜨리지 않으려고 고려한 것이 버로 드레인 영역 측에만 LDD 영역을 형성하는 이유이다. 그러한 n채널형 FCT(205)에서는 오프 전류 값에 너무 지나치게 관심을 기울일 필요는 없고, 오히려 동작 속도를 더욱 중시하는 편이 더 낫다. 따라서, LDD 영역(357)은 게이트 전국과 완전히 검치져서 저항 성분 을 최소로 감소시기도록 하는 것이 바람작하다.

CMOS 회로의 p채널형 FET(206)는 소스 영역(329), 드레인 영역(330). 및 채널 형성 영역(359)율 포함한다. 또한, 핫 캐리어 주입으로 인한 열화가 거의 무사될 수 있기 때문에, LDD 영역을 특별히 마련 할 필요는 없지만, 그것을 마련할 수도 있다.

실제로, 도 58까지를 완료한 후에는 가스 누춥이 거의 없는 높은 기밀성의 보호막(적충막 또는 자외선 경화 수지막) 또는 두명한 말통 재료를 사용하여 추가적인 포장(말봉)을 실행함으로써 대기에의 노출을 방지하는 것이 바람직힘을 유의해야 한 것이다. 밀봉 재료의 내부를 불활성 분위기, 불활성 액체 재료, 및 불활성 고체 재료로 하고 건조제(예를 들어, 산화바품)을 말봉 재료 내에 배치함으로써 EL 층의 신뢰성이 개석되다.

포장 치리 등에 의해 기밀성을 형상시킨 후에는 기판 상에 형성된 쇼자 또는 회로로부터 나오는 출력 단자 품 외부 신호 단자에 접속하기 위한 커넥터(가요성 인쇄 회로, FPC)를 부착하여 EL 소자를 사용한 전자 설 비를 완성한다. 본 명세서의 전자 설비는 외부로부터의 신호를 입력하기 위한 커넥터 및 그 커넥터에 집 속된 집작 회로를 포함하는 것이다.

이재, 본 실시예의 EL 표시장치의 구조의 예를 도 7월 참조하여 설명하기로 한다. 본 실시예의 EL 표시장 치는 소스측 구동회로(701), 화소부(708), 및 게이트축 구동회로(709)로 이루어진다. 또한, 본 실시예에 서의 구동회로부란 소스축 구동회로 및 게이트족 구동회로를 포함하는 포괄적인 용어이다.

본 실시에에서는 다중 게이트 구조로 된 n채널형 FET가 화소부(708)의 스위칭용 FET로서 마련되고, 그 스 위칭용 FET는 게이트족 구동화로(709)에 접속된 게이트 배선 라인과 소스즉 구동화로(701)에 접속된 소스 배선 라인과의 교차점에 배치된다. 또한, 스위칭용 FET의 드레인은 전류 제어용 FET의 게이트에 전기적으로 접속된다.

소소축 구동화로(701)는 시프트 레지스터(702). 버버(703), 래치(A)(704). 버버(705). 래치(B)(706). 및 버버(707)를 구비한다. 또한. 이탈로그 구동 장치의 경우에는 레치(a) 및 래치(B) 대신에 샘플링 화로기 마련된다. 게이트축 구동화로(709)는 시프트 레지스터(710) 및 버펴(711)를 구비한다.

또한. 도면에 도시되지는 않았지만, 화소부(708)를 경유하여 게이트축 구동화로(709)의 반대축에 게이트축 구동화로가 추기로 미련될 수 있다. 그 경우, 양축은 동일한 구조의 게이트 배션을 공동으로 구비하여 한 가 파괴될 경우에 다른 하니가 회소부를 정확하게 동작시키는 게이트 신호를 전송하게 된다.

전술된 구조는 도 3 내시 도 5에 도시된 제작 공정에 따라 FET을 제작함으로써 쉽게 실현될 수 있다. 본 실시에에서는 단지 회소부의 구조 및 구동회로의 구조만이 예시되어 있지만, 본 실시예의 제작 공정을 사 형한다면 신호 분할 회로, D/A 컨버터 회로, 언산 중국기 회로, Y-보정 최로와 같은 논리 회로를 동일한 기판 상에 형성하는 것이 가능하고, 이울러 메모리부, 마이크로프로세서 등도 형성할 수 있을 것으로 고려 된다.

또한, EL 소자를 보호하는 일봉 재료까지 포함하는 본 실시예의 EL 표시장치를 도 8A 및 도 86를 참조하여 설명하기로 한다. 필요할 때에는 도 7에 사용된 도면 부호를 인용할 것임을 유의해야 할 것이다.

도 8A는 EL 소자를 보호하기 위한 일봉 공정이 완료된 상태의 평면도를 나타낸 도면이다. 점선으로 나타낸 것 중에서 도면 부호 '701'은 소스측 구동회로를, 도면 부호 '708'은 회소부를, 그리고 도면 부호 '709'는 게이트축 구동회로를 각각 지시하고 있다. 도면 부호 '801'은 커비 재료를, 도면 부호 '802'는 제1 일봉 부재를, 그리고 도면 부호 '803'은 제2 일봉 부재를 각각 지시하고 있고, 액타브 매트럭스 기만과 제1 일봉 부재(802)에 의해 에워싸인 내부 커비 재료와의 사이에는 충전 재료(도면에 도시를 생략함)가 만려되다.

또한, 도면 부호 '804'는 소스축 구동화로(701) 및 게이트축 구동화로(709)에 입력되는 신호뿐 전송하는 접숙 배선물 지사하고 있다. 그러한 접숙 배선은 외부 입력 단자 FPC(805)로부터의 비디오 신호 및 글록 신호를 수신한다. 도 8A의 A-A'선을 따른 단면도가 도 8B에 도시되어 있다. 도 8A와 도 8B에는 동일한 도면 부호가 사용되고 있음을 유의해야 할 것이다.

도 8B에 도시된 바와 값이, 화소부(708)와 게이트족 구동화로(709)는 단결정 규소 기판 상에 형성된다. 회소부(708)는 전류 제어용 FET(202)와 그 전류 제어용 FET(202)의 드레인에 전기적으로 접속된 화소 전국 (341)을 포함하는 다수의 화소로 형성된다. 또한, 게이트족 구동화로(709)는 n채널형 FET(205)와 p채널형 FET(206)가 상보적으로 조합된 CMOS 회로를 사용하여 형성된다.

화소 전극(341)은 EL 소자의 음극으로서 기능한다. 또한, 화소 전극(341)의 양 단부 상에는 절연막(342)이 형성되고, 발광총(343)과 홉 주입 총(344)이 험성된다. 상단에는 EL 소자의 양극(345)과 제2 매시베이션막(346)이 추가로 형성된다.

본 실사예의 경우에는 양극(345)이 모든 회소에 공통된 배선으로서 기능하기도 하고, 접속 배선(804)율 통해 FPC(805)에 전기적으로 접속된다. 또한, 화소부(708)및 게이트축 구동회로(709)에 포함된 모든 소자는 제2 패시베이션막(346)에 의해 덮여진다. 제2 패시베이션막(346)은 생략될 수 있지만, 외부로부터의 차폐를 위해 마련되는 것이 바람직하다.

그 다음, 다스벤서에 의해 제1 일봉 부제(802)풀 형성한 후에 스페이서(도면에 도시풀 생략함)를 산재시켜 기버 재료(801)와 접확한다. 스페이서는 액티브 배트릭스 기판과 기버 재료(801)와의 사이에 일정 긴격이 유지되도록 산재된다. 또한, 진공 주입 방법에 의해 제1 일봉 부재(802)의 내부에 충전 재료(807)를 충전 시킨다. 전술된 공정에서는 액정 다스플레이의 엘 조립 공정에 사용되는 기술이 사용될 수 있다. 제1 일 봉 재료(802)로서는 광 감회 수지를 사용하는 것이 바람직하지만, EL 중의 원 저항이 회용하는 한에는 원 경화 수지를 사용할 수도 있다. 제1 일봉 부재(802)는 가능한 한 적은 수분과 산소가 그것을 통해 전달되 는 재료인 것이 바람직합을 유의해야 한 것이다. 또한, 제1 일봉 부재(802)의 내부에 건조제를 참기할 수

그 다음, 충진 재료(807)를 타 소지를 묘도록 제공한다. 충진 재료(807)는 커비 재료(801)를 접착하기 위한 접착제로서 기능하기도 한다. 충전 재료(807)로서는 옮리이미드, 아크릴, PVC(폴리비닐 클로라이드), 에푹시 수지, 규소 수지, PVB(폴리비닐 부터랄), 또는 EVA(에틸렌 비닐 아세테이트)가 사용될 수 있다.

충전 재료(807)의 내부에는 흡수 효과를 유지할 수 있기 때문에 건조제(도면에 도시를 생략함)를 배치하는 것이 비합직하다. 그러한 관점에서, 건조제는 충진 재료 속에 도평되는 제제 또는 충전 재료 속에 봉합되는 제제일 수 있다. 또한, 전술된 스페이서(도면에 도시를 생략함)로서 흡수 재료를 사용하는 것이 효과 적이다. 그러니, 본 실시예의 경우에는 무과성이 있는 재료기 사용됨으로써 충전 재료(807)의 옆으로부터 발광이 이루어지도록 한다.

또한, 본 실시예에서는 커버 재료(801)로서 유리 판, 석영 판, 플라스틱 판, 세라믹 판, FPP(성유 유리 강화 플라스틱) 판, PVF(꾶리비닐 플뿌오라이드)막, 밀라막(milar film), 옵리에스터막, 또는 아크릴막이 사용될 수 있다. 본 실시예에서는 커버 재료(801)가 중전 재료와 동일한 투과성이 있어야 한다.

충전 재료(807)를 사용하여 커버 재료(801)를 섭착한 후에는 그 다음으로 제2 밀봉 부재(803)를 제1 밀봉 부재(802)의 측면(노출 면)을 덮도록 부착한다. 제2 및봉 부재(803)로서는 제1 밀봉 부재(802)와 동일한 재료기 사용될 수 있다.

그와 같이 전술된 절차를 사용하여 EL 소지를 충전 재료 속에 말봉함으로써 EL 소자가 외부 대기로부터 완전히 처딘되어 EL 층의 신화로 인한 EL 소지의 열화를 촉진하는 수분 및 산소와 같은 물질이 외부로부터 참루되는 것이 방지된다. 따라서, 신뢰성이 높은 EL 표시장치가 제작될 수 있게 된다.

[실시에 2]

본 실시에에서는 화소의 구조가 도 28에 도시된 구조와는 상이한 도 9에 도시된 화소 구조의 예를 설명하기로 한다. 본 실시에에서는 도면 부호 '901'이 스위칭용 FET(902)의 자이트 배선을, 도면 부호 '903'이 스위칭용 FET(902)의 개이트 배선을, 도면 부호 '904'가 전류 제이용 FET를, 도면 부호 '905'가 커페시터를, 도면 부호 '906'과 '908 이 전류 공급 라인을, 그리고 도면 부호 '907'이 EL 소자를 각각 지시하고 있음을 유의해야 할 것이다.

커패시터(905)는 전유 제어용 FET(904)의 게이트 커패시턴스의 전위를 유지하기 위해 사용되는 것임을 유 의해야 할 것이다. 그러한 커패시터(905)는 사실상 마련되지 않으므로, 점선으로 지시되어 있다.

도 9A는 진류 광급 라인(906)이 2개의 화소간에 공용적인 경우의 예이다. 즉, 그것은 2개의 화소가 전유 공급 라인(906)을 중심으로 선형 대칭작으로 형성된다는데 그 특징이 있다. 그와 같이 할 경우, 전휴 공급 라인의 수가 감소될 수 있으므로, 회소부가 훨씬 더 고신명으로 될 수 있다.

또한, 도 9B는 전류 공급 라민(908)이 케이트 배선(903)에 대해 벵렬로 형성되는 경우의 예이다. 도 9B에 시는 전류 공급 리인(908)과 케이트 배선(903)이 갑쳐지지 않도록 하는 그러한 구조가 형성되어 있다. 양 자의 라인이 각자 발개의 층에 형성된다면, 양자는 칠인막을 개재한 채로 갑쳐지도록 형성될 수 있다. 그 외 길이 할 경우, 전류 공급 라인(908) 및 케이트 배선(903)에 의해 전용 표면적이 공유될 수 있으므로, 화소부가 훨씬 더 고선명으로 될 수 있다.

또한. 도 9C는 전류 공급 리인(908)과 게이트 배선(903)이 도 98와 유사하게 병렬로 형성되고, 이울리 2개의 화소가 전류 공급 라인(908)을 중심으로 선형 대칭적으로 되도록 형성되는 것을 그 특징으로 한다. 또한. 전류 공급 리인(908)은 게이트 배선(903a, 903b) 중의 하나와 겹쳐지도록 형성되는 것이 효과적이다. 그와 길이 할 경우, 전류 공급 라인의 수가 감소될 수 있으므로, 화소부가 훨씬 더 고선명으로 된 수

또한, 본 실시에의 화소 구조로 된 EL 표시장치를 제1 실시예의 전자 설비의 표시부로서 사용하는 것이 효과적이다.

[실시에 3]

본 실시에에서는 도 1에 도시된 전류 제어용 FET의 소자 구조가 상이한 것으로 되는 예쁠 도 10A 내지 도 10D쀌 참조하이 설명하기로 한다. 특히, LDD 영역의 배열이 상이한 것으로 되는 예쁠 설명하기로 한다. 또한, 도 1에 도시된 전류 제어용 FET의 부분과 동일한 부분은 동일한 도면 부호에 의해 지시된다.

도 10A에 도시된 전류 제어용 FET는 도 1에 도시된 전류 제어용 FET(2020)로부터 LDD 영역(33)이 생략된 것의 에이다. 도 1에 도시된 경우에는 스위칭용 FET(201)기 삼중 구조로 되기 때문에 오프 진류 값이 메 우 직고, 디지털 구동 시스템을 사용한다면 전류 제어용 FET(202A)의 케이트의 전위를 유지하기 위한 커패 사타의 커패시턴스가 매우 작게 될 수 있다.

따라서, 본 실시예의 도 10A에 도시된 바와 같이. 단지 게이트 전극(35)과 드레인 영역(32)과의 사이에 평 성되는 게이트 커페시턴스만으로도 전류 제이용 FET(202A)의 게이트의 전위를 유지하는 것이 가능하다.

그 다음, 도 108에 도시된 전류 제어용 FET(2028)는 게이트 전국(35)이 게이트 절면박을 개새한 채로 L00 영역(51)의 일부와 겹쳐자는 것의 예이다. 그 경우, 게이트 전국(35)과 겹쳐지지 않는 L0D 영역(51)의 부 분은 레지스터로서 기능하여 오프 전휴 값을 김소시키는 효과를 나타내게 된다. 즉, 도 108의 구조로 함 으로써 핫 캐리어 주입으로 인한 열회를 억제하는 동시에 오프 전휴 값을 낮추는 2가지의 것을 실현할 수 있다.

그 다음, 도 10C에 도시된 전류 제어용 FET(202C)는 도 100에 도시된 LDD 영역(51)이 소스 영역(31)의 옆에만이 아나라 드레인 영역(32)의 앞에도 마련되는 것의 에이다. 그러한 실시에에서는 부가의 영역이 LDD 영역(52)으로 된다. 그러한 구조는 아날로그 구동 시스템에 사용되는 생쫄링 회로와 같이 전자의 흐름 방향이 변하는(소스 영역과 드레인 영역이 반전됨) 경우에 효과적인 구조이다.

따라서, 도 100의 구조를 소위청용 FET에 사용하는 것도 가능하게 된다. 또한, 그리한 경우에는 핫 캐리어 주입으로 인한 열화를 억제하는 동시에 오프 전류 값을 낮추는 2가지의 것을 실현할 수 있다.

그 다음, 도 10D에 도시된 전류 제어용 FET(2020)는 도 1에 도시된 LDD 영역(33)이 소스 영역(31)의 연과 드레인 영역(32)의 연의 양측에 마련되는 것의 예이다. 그려한 구조는 이탈로그 구동 시스템에 사용되는 생풀링 회로와 같이 전자의 흐름 방향이 변하는 경우에 효과적인 구조이다.

또한. 본 실시에의 엄의의 구조는 실시에 1의 전류 제어용 FET(202)로 대체될 수 있고, 이울려 실시에 2의 조합될 수도 있다.

[실시예 4]

본 실시에에서는 대형 기판(대형 웨이퍼)을 사용하여 디수의 EL 표시장치를 제작하는 경우에 관해 설명하 기로 한다. 실명을 위해, 도 11A 내지 도 13B의 평민도가 사용된다. 또한, 각각의 평민도에는 A-A'선 및 B-B'신을 따른 단면도도 도시되어 있다.

도 11A는 실시에 1에서 제작된 액티브 매트릭스 기판 상에 일봉 부재를 형성한 상태를 나타낸 도면이다. 또면 부호 61'은 액티브 매트릭스 기판을 지시하고 있고, 제1 일봉 부재(62)는 다수의 지점에 마련된다. 제1 일봉 부재(62)는 개구부(63)를 확보한 채로 형성된다.

제1 및봉 부재(62)에는 필려(로드형 스페이서)를 첨가할 수 있다. 또한, 구형 스페이서(64)를 전체의 액 티브 매트릭스 기판(61) 상에 산재시킨다. 그러한 스페이서(64)는 제1 및봉 부재(여2)의 형성 전후에 산재 필 수 있다. 어느 경우에도 필려(도사를 생략함) 또는 스페이서(64)에 의해 액티브 매트릭스 기판(61)과 그 액티브 매트릭스 기판(61)의 위에 있는 커버 부재와의 사이에 일정 건격을 확보하는 것이 기능하다.

또한, EL 소자의 열화를 억제한다는 측면에서 스페이서(64)가 흡습성을 보유하도록 하는 것이 효과적이다 또한, 스페이서(64)기 발광층으로부터 발광되는 평을 부과하는 재료로 이루어지는 것이 바림직하다.

화소부와 구동회로부는 말봉 부재(62)에 의해 둘러싸인 영역 내에 포함된다. 본 영세서에서는 화소부와 구동회로부로 이루어지는 부분이 액티브 메트릭스부라고 지청된다. 즉, 각각 회소부와 구동회로부의 조합 으로 되는 디수의 액티브 매트릭스부가 하나의 대형 기반 상에 형성되도록 액티브 매트릭스 기반(61)을 형 성하다

도 118는 커비 부재(66)가 액티브 메트리스 기판(61)에 접합된 상태를 나타내고 있다. 본 명세서에서는 액티브 메드릭스 기판(61), 제1 일봉 부재(62), 및 커버 부재(66)를 포함하는 셈이 액티브 매트릭스 셑이라고 지칭된다.

전술된 접합에는 액정의 셀 조립 단계와 유사한 공정을 사용할 수 있다. 또한, 키버 부재(66)로서는 면적이 액티브 매트릭스 기판(61)의 면적과 동일한 투명 기판(또는 투명막)을 사용할 수 있다. 따라서, 도 118의 상태에서는 모든 액티브 매트릭스부에 공통된 커버 부제로서 그러한 투명 기판(또는 투명막)을 사용 하게 된다.

커버 부재(66)을 접합한 후에는 액터브 매트릭스 셀을 다수의 부분으로 분할한다. 본 실시에에서는 액터 브 매트릭스 기판(61)과 커버 부재(66)를 다수의 부분으로 분할할 때에 소크라이버(scriber)를 사용한다. 그려한 소크라이버는 기판 상에 가는 홈(금굿기 홈)을 형성한 후에 금굿가 홈에 충격을 가하여 금굿기 홈 을 띠른 크랙을 발생시킴으로써 기판을 다수의 부분으로 분할하는 장치이다.

또한, 기만을 다수의 부분으로 분할하기 위한 장치로서 다이서(dicer)도 역사 공지되어 있다. 그러한 다이서는 경질 커터(다이싱 톱으로서도 지칭됨)가 고속으로 회전하여 기판을 다수의 부분으로 분할하는 장치이다. 그러나, 다이서를 사용할 경우에는 다이싱 톱에 물을 분사하여 열의 발생 및 마모 분말의 비산을 방지해야 한다. 따라서, EL 표시장치를 제작할 경우에는 물을 사용하지 않는 스크라이버를 사용하는 것이 바람직하다.

액티브 매트릭스 기판(61)과 커버 부재(66)에 금긋기 흡을 형성하는 순서로서는 우선 회실표(a)의 방향의

로 급긋기 홉(G7a)을 형성하고, 그 다음으로 회실표(b)의 방향으로 급긋기 홉(G7b)을 형성한다. 그 때에, 개구부(63)의 인근을 통과하는 급긋기 홉을 형성하여 제1 밑봉 부재(62)를 잘단한다. 그와 같이 함으로써 개구부(63)기 액티브 매트릭스 셀의 단부 만에 나타나게 되기 때문에, 후속의 필러 주입 단계기 용이해진다.

그러한 형식으로 급긋기 홈이 형성되면. 규소 수지의 탄성 비 등에 의해 급긋기 홈에 충격될 가히여 크랙 을 발생시킴으로써 액티브 메트릭스 기핀(61)과 커버 부재(66)가 다수의 부분으로 분활되도록 한다.

도 12A는 세1 분할 후의 상태를 나타내고 있는데, 그러한 분할에 의해 각각 2개의 액티브 매트릭스부를 포함하는 액티브 메트릭스 셀(68, 69)이 항성된다. 그 다움으로, 액티브 메트릭스 기판(61), 제1 밀봉 부제(62), 및 커비 부재(66)로 항성된 공간 속에 진공 주입 방법에 의해 필러(70)를 주입한다. 진공 주입 방법은 액정 주입 기술로서 달리 공자된 것이기 때문에, 그에 관한 설명을 생략하기로 한다. 그 때에, 필러(70)의 정도는 3 내지 15 cp인 것이 바람직하다. 그러한 점도를 보유한 필러를 선택하거나 용매 등으로 회식시킴으로써 원하는 점도를 만들 수 있다. 또한, 필러에 건조제를 참가한 상태에서 진공 주입 방법을 살酵할 수도 있다.

그러한 형식으로, 또 12A에 도시된 바와 같이 팔려(70)를 충전시킨다. 또한, 본 실시에는 빌려(70)를 다 수의 맥티브 매트릭스 셀 속에 동시에 충전시키는 시스템을 예시하고 있지만, 그려한 시스템은 대각선이 약 0.5 내지 1 인치인 소형 EL 표시장치의 제작에 석합한 것이다. 한편, 대각선이 약 5 내지 30 인치인 대형 EL 표시장치를 제작할 경우에는 각각의 맥티브 매트릭스 셀로의 분할이 이루어진 후에 끌려(70)를 충 전시키는 것이 작절하다.

전술된 형식으로 필려(70)를 충전시킨 후에는 필려(70)를 경화시켜 액티브 메트릭스 기판(61)과 커버 부채 (66)간의 접착성이 더욱 고소되도록 한다. 필러(70)가 자외선 경화 수지인 경우에는 자외선을 조사하고, 필러(70)가 열 검화성 수지인 경우에는 가열을 한다. 그러나, 열 경화성 수지를 사용할 경우에는 유기 타 제료의 열 저항에 관심을 기울어야 한다.

그 다음, 액터브 매트릭스 기판(61)과 커버 주제(66)에 급긋기 춤을 다시 형성한다. 그 순서로서는 우선 회살표(a)의 방향으로 금긋기 품(67a)을 형성하고, 그 다음으로 회살표(b)의 방향으로 금긋기 춤(67b)을 항성한다. 그 때에, 커버 부제(66)의 면적이 분할 후에 액티브 매트릭스 기판(61)에 비해 작게 되도록 급 구가 춤을 정성한다.

그러한 형식으로 금긋기 흡율 형성한 후에 규소 수시의 탄성 바 등에 의해 금긋기 흡에 충격을 기하여 크 렉율 발생시킴으로써 액티브 매트락스 셀(72 내지 75)로 분할한다. 또 13A는 제2 분할 후의 상태를 나타 내고 있다. 또한, 각격의 액티브 매트릭스 셀(72 내지 75)에 FPC(76)를 부착한다.

골으로, 도 13B에 도시된 비와 같이 각각의 액티브 메트릭스 셑(72 내지 75) 및 FPC(76)의 기판 단부 면 (제1 일봉 부재(62) 또는 필러(70)의 노출 면)을 덮도록 제1 일봉 부재(77)를 형성한다. 제1 일봉 부재 (77)는 기스 제거기 거의 일어나지 않는 자외선 경화 수지 동으로 형성될 수 있다.

진술된 공성에 의해 도 138에 도시된 바와 같은 EL 표시장치가 완성된다. 전술된 바와 같아, 본 실시예를 실행함으로써 하나의 기판으로부터 디수의 EL 표시장치가 제작될 수 있다. 예를 둘이, 620 mm ×720 mm의 기판으로부터 각각 대각선이 13 내지 14 인치인 6개의 EL 표시장치가 형성되기나 각각 대각선이 15 내지 17 인치인 4개의 EL 표시장치가 형성될 수 있다. 따라서, 단위 시간당 작업 처리량이 현저히 개선될 수 있고, 제작 비용도 절감될 수 있다.

또한, 본 실시예의 EL 표시장치의 제작 공정은 제1 내지 제3 실시예 중의 임의의 구조를 포함하는 EL 표시 장치의 제작에 사용될 수 있다.

[실시에 5]

본 실시예에서는 실시에 4에서 빌러(70)를 사용하지 않는 경우의 예를 설명하기로 한다. 본 실시에는 맥타보 배트릭스 셑이 진공 중에 놓여진 후에 1 내지 2 기압으로 압축된 건조 불활성 기스기 제1 밀봉 부재(62)에 의해 둘러싸인 영역 속에 밀봉되는 것을 그 특징으로 한다. 불활성 가스로서는 짍소 또는 회유 가소(전형적으로 아르곤, 헬륨, 또는 네온)을 사용할 수 있다.

또한, 본 실시에는 실시에 4에서 진공 주인되는 재료가 기스라는 점을 제외하고는 실시에 4의 공정을 그대로 사용할 수 있다. 따라서, 본 실시예의 EL 표시장치의 제작 공정은 실시에 L 내지 3중의 임의의 구조를 포함하는 LL 표시장치의 제작에 사용될 수 있다.

[윤시에 6]

실시에 1 내지 5에서는 EL 표시장치에 관해 설명하였지만. 본 발명은 액티보 매트릭스 전기 번색 다스풀레이(ECD). 전계 방충 디스플레이(FED). 또는 액정 디스플레이(LCD)에 사용될 수도 있다.

즉, 본 발명은 발광 장치 또는 수광 소지가 전기적으로 FET에 접속되는 임의의 전자장치에 사용될 수 있다.

[실시에 7]

본 발명에 따라 제작된 EL 표시장치는 자기 발광형(self-emitting type)이므로, 밝은 지점에서 디스플레이 된 회상의 인지력이 액정 표시장치에 비해 훨씬 더 우수한 특성을 보인다. 또한, 그려한 EL 표시장치는 보다 더 넓은 시야 각을 보유한다. 따라서, 그러한 EL 표시장치는 각승의 진지장치의 표시부에 적용될 수 있다. 예쁠 돌아, 대형 크기의 소크린 상에서 TV 프로그램 등을 관람하기 위해 본 발명에 따른 EL 표시장 차가 대각선 크기가 30 인치 이상(전형적으로 40 인치)인 EL 디스플레이(즉, EL 표시장치가 프레임 속에 설치된 디스플레이)의 표시부로서 사용될 수 있다.

EL 디스콜레이는 PC용 디스플레이, TV 방송 프로그램 수신용 디스플레이, 광고 디스플레이용 디스플레아와 같이 정보를 디스플레이하는데 사용되는 모든 종휴의 디스플레이를 포함한다. 또한, 본 발명에 따른 EL 표시장치는 각종의 다른 전자장치의 표시부로서 사용될 수 있다.

그러한 전자장치는 비디오 카메라, 디지털 카메리, 고균형 디스플레이(해드 장착 디스플레이), 치량 형법 시스템, 용 재생 장치(오디오 설비), 노트 크기의 개인용 컴퓨터, 게임기, 휴대 정보 터미널(이동 컴퓨터, 휴대 전화, 휴대 게임기, 전자 수첩 등), 및 녹화 매체를 포함하는 화상 재생 장치(보다 구체적으로, 디지 털 디용도 디스크(DVD)의 같은 녹화 매체를 재생할 수 있고 재생된 화상의 디스플레이를 위한 디스플레이를 를 포함하는 장치) 등을 포함한다. 북하, 휴대 정보 터미널의 경우에는 경시진 방향으로부터 비리볼 가능 성이 높은 휴대 정보 디미널이 흔히 넓은 사야 각을 필요로 하기 때문에 티, 표시장치를 사용하는 것이 바 림작하다. 도 14 및 도 15는 그러한 전자장치의 각종의 특정 예동을 각각 도시하고 있다.

도 16A는 프레임(2001), 지자 테이블(2002), 표시부(2003) 등을 포함하는 EL 디스플레이쿨 도시하고 있다. 본 발명은 표시부(2003)에 적용될 수 있다. EL 디스프플레이 자기 발광병이므로, 배경 조명을 필요로 하 지 않는다. 따라서, 그 표시부는 액정 표시장치의 그것에 비해 보다 더 얇은 투께로 될 수 있다.

도 148는 본체(2101), 표시부(2102), 오디오 입력부(2103), 조작 스위치(2104), 배터리(2105), 및 화상 수신부(2106) 등을 포함하는 비디오 카메라를 도시하고 있다. 본 발명에 따른 EL 표시장치는 표시부 (2102)에 사용될 수 있다.

도 14C는 본체(2201), 신호 케이본(2202), 헤드 장착 밴드(2203), 표시부(2204), 광학 시스템(2205), EL 표시장치(2206) 등을 포함하는 헤드 장착형 EL 디스플레이의 일부(우축 절반부)뿔 도시하고 있다. 본 발 명은 EL 표시장치(2206)에 적용될 수 있다.

도 14D는 본채(2301), 녹화 메체(DVD 등)(2302), 조작 스위치(2303), 표시부(a)(2304), 다른 표시부(b)(2305)를 포함하는 녹화 매체를 구비한 화상 재생 장치(보다 구체적으로, DVD 재생 정치)를 도시하고 있다. 표시부(a)는 주로 회상 정보의 디스플레이에 사용되는 반면에, 표시부(b)는 주로 문지 정보의 디스 플레이에 사용된다. 본 발명에 따른 EL 표시장치는 그려한 표시부(a) 및 표시부(b)에 사용될 수 있다. 녹회 매체를 구비한 회상 재생 정치는 CD 재생 장치, 게임기 등을 추가로 포함한다.

도 14E는 본체(2401), 카메라부(2402), 화성 수신부(2403), 조작 스위치(2404), 표시부(2405) 동물 포함하는 휴대(이동) 컴퓨터를 도시하고 있다. 본 발명은 표시부(2405)로서 사용될 수 있다.

도 14F는 본체(2501), 프레임(2502), 표시부(2503), 키보드(2504) 등을 포함하는 개인용 컴퓨터를 도시하고 있다. 본 발명에 따른 EL 표시장치는 표시부(2503)로서 사용될 수 있다.

장래에 EL 제료로부터 발광되는 광의 보다 더 밝은 휘도가 가용되게 되면, 본 발명에 따른 EL 표시장치는 출력 회상 정보를 포함하는 광이 투영된 렌즈 등에 의해 확대되는 전방형 또는 후방형 프로젝터에 적용될 것이다.

전술된 전자장치는 인터넷, CATV(케이블 TV 시스템)와 같은 원격 통신 경로를 통해 보급되는 정보를 디스 플레이하는데 점점 더 반변하게 사용된 것으로 전망되고, 특히 이동 시진 정보를 디스플레이하게 될 것으로 전망된다. 그러한 EL 표시장치는 EL 재료가 높은 용답 속도를 보이기 때문에, 아동 사진을 디스플레이히는데 작합하다. 그러나, 화소간의 윤곽이 불명료하면, 전체로서의 이동 시진이 명료하게 디스플레이되지 않는다. 본 발명에 따른 EL 표시장치는 화소간의 윤곽을 명료하게 할 수 있기 때문에, 본 발명의 EL 표시장치를 전자장치의 표시부에 적용하는 것이 매우 유리하다.

발광하고 있는 EL 표시장치의 부분은 전력을 소비하므로, 그 장치의 발광부가 가능한 한 작게 되도록 정보 를 디스쨩레이하는 것이 바람직하다. 따라서, EL 표시장치가 예麼 들어 이동 정보 터미널, 보다 구체적으로 이동 전화 또는 응 재생 설비와 같이 주로 문자 정보를 디스플레이하는 표시부에 적용될 경우에는 비발 명하면을 배경에 대응시키면서 발광부에 의해 문자 정보를 형성하도록 EL 표시장치를 구동하는 것이 바람직 하다.

이제, 도 15를 참조하면, 본제(2601), 오디오 출력부(2602), 오디오 입력부(2603), 표시부(2604), 조직 스위치(2605), 및 안테나(2606)를 포함하는 이동 전화가 도시되어 있다. 본 발명에 따른 EL 표시정치는 표시부(2604)로서 사용될 수 있다. 그려한 표시부(2604)는 흑색 배경 상에 백색 문자를 디스플레이함으로 써 이동 전화의 전력 소비를 감소시킬 수 있다.

도 158는 본체(2701), 표시부(2702), 및 조작 스위치(2703, 2704)를 포함하는 음 재생 정치, 구체적으로 카 오디오 설비를 도시하고 있다. 본 발명에 따른 EL 표시정치는 표시부(2702)로서 시용될 수 있다. 본 실시예에서는 내정형 카 오디오 시스템을 에서하고 있지만, 본 발명은 세트형 오디오에도 적용될 수 있다. 그러한 표시부(2702)는 흑색 배경 상에 백색 문자를 디스플레이함으로써 전력 소비를 감소시킬 수 있고, 그것은 휴대형 오디오에 특히 유리하다.

전술된 바와 같이, 본 발명은 모든 분이의 광범위한 전자정치에 다양하게 적용될 수 있다. 본 실시예의 전자장치는 제1 내지 제6 실시예의 구조가 자유롭게 조합되어 구성된 EL 표시장치를 사용함으로써 일어질 수 있다.

医原 医思想

본 발명에 따르면, 복성의 변동이 적은 FET를 시용하는 화소를 실현할 수 있고, 화소긴에 발광 장치의 발광 특성의 변동이 적고 높은 컬러 재현성이 있는 전자장치를 얻을 수 있다. 또한, 역할에 따라 상이한 구조로 도눈 FET를 화소에 배치함으로써 신뢰성이 높은 전자상치를 얻을 수 있게 된다.

또한, 본 발명의 전자장치를 표시부로서 사용함으로써 성능 및 신뢰성이 높은 전자 설비를 얻을 수 있게 된다.

(57) 청구의 범위

청구항 1

XII FET:

제1 FET의 드레인 배선 라인에 전기적으로 접속된 하나 이상의 게이트 전국을 구비하는 제2 FET; 및

제2 FFT의 드레인 배선 라인에 전기적으로 접속되는 발광 장치를 포함하고, 제2 FET에 구비되어 단결정 빈 도제를 이루는 LOD 영역과 게이트 전국은 그 사이에 게이트 절연막을 개재한 채로 그 일부 또는 전부가 서로 검쳐지도록 마련되는 것을 특징으로 하는 전지장치.

51 I 351 3

제 1 항에 있어서, 제2 FET의 LDD 영역은 2 $\times 10^{16}$ 내지 5 $\times 10^{19}$ 원자/교의 농도 범위의 n형 불순물 원소를 함유하는 것을 특징으로 하는 전지장치.

청구항 (

제 I 항에 있어서, 전자장치는 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 전기 번색 표 시장치로 이루어진 군으로부터 선택된 표시장치인 것을 특징으로 하는 전지장치.

정구항 4

제 3 항에 있어서, 표시장치는 바디오 카메라, 디지털 카메라, 헤드 장착 디스플레이, 차량 항법 시스템, 오디오 설비, 노트 크기의 개인용 컴퓨터, 게임기, 휴대 정보 터미널, 및 화상 재생 장치로 이루어진 군으 로부터 선택된 전자 설비 중에 통합되는 것을 특징으로 하는 전지장치.

천구한.

서로 직렬로 접속된 다수의 FET로 이루어지는 제1 FET;

제1 FET의 드레인 배선 라인에 전기적으로 접속된 하나 이상의 게이트 전국을 구비하는 제2 FET: 및

제2 FEI의 드레인 배선 라인에 전기적으로 접속되는 발광 장치를 포함하고, 제2 FET에 구비되어 단결정 반도체를 이루는 LDD 영역과 게이트 전국은 그 사이에 게이트 절인막을 개재한 채로 그 일부 또는 전부가 시로 겹쳐지도록 마련되는 것을 특징으로 하는 전자장치.

청구한 (

제 5 항에 있어서, 제2 FET의 LDD 영역은 2 $\times 10^{16}$ 내지 5 $\times 10^{19}$ 원자/예의 등도 범위의 n형 불순물 원소를 힘유하는 것을 특징으로 하는 전자장치.

청구항 7

재 5 형에 있어서, 선사심치는 전계발광 표시정치, 액정 표시정치, 진계 방출 표시장치, 및 진기 번색 표 시장치로 이루어진 군으로부터 선택된 표시장치인 것을 특징으로 하는 전자장치.

청구형

제 7 항에 있어서, 표시장치는 바디오 카메라, 다지털 카메라, 헤드 장착 디스플레이, 차량 항법 시스템, 오디오 설비, 노트 크기의 개인용 컴퓨터, 게임기, 휴대 정보 터미널, 및 회상 재생 장치로 이루어진 군으 로부터 선택된 전자 설비 중에 통합되는 것을 특징으로 하는 전자장치.

청구항 9

화소부와 구동화로부를 구비하고, 구동화로부는 LOD 영역과 게이트 전국이 그 사이에 게이트 절연막을 개 재한 채로 서로 검쳐지도록 미련된 n채널형 FET로 이루어지며, 화소부는 제1 FET, 제2 FET, 및 제2 FET에 전기적으로 접속된 발광 장치로 이루어지고, 제2 FET에 구비되어 단결정 반도체를 이루는 LOD 영역과 게이 트 전국은 그 사이에 게이트 절인막을 개재한 채로 그 일부 또는 전부가 서로 검쳐지도록 미련되는 것을 확장으로 하는 전자장치.

청구항 10

세 9 항에 있어서, 제2 FET의 LOD 영역은 2 $\times 10^{16}$ 내지 5 $\times 10^{19}$ 원자/교의 동도 범위의 n형 분순물 원소를 합유하는 것을 특징으로 하는 전자장치.

청구항 11

세 9 항에 있어서, 전자장치는 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 진기 년색 표 시장치로 이루어진 군으로부터 선택된 표시장치인 것을 쀽장으로 하는 전지장치.

청구형 12

제 11 항에 있어서, 표시장치는 비디오 카메라, 디지털 카메라, 헤드 장착 디스플레이, 차량 항법 시스템, 오디오 설비, 노트 크기의 개인용 컴퓨터, 개임기, 휴대 정보 터미널, 및 회상 재생 장치로 이루어진 군으 로부터 선택된 천자 설비 중에 통합되는 것을 특징으로 하는 전자장치.

청구항 13

화소부와 구동화로부를 구비하고, 구동화로부는 LOD 영역과 게이트 전국이 ID 사이에 게이트 절연역을 개 재한 채로 서로 겹쳐지도록 미린된 n채널형 FET로 이루어지며, 화소부는 제1 FET, 제2 FET, 및 제2 FET에

전기적으로 접속된 발광 장치로 이루어지고, 제1 FET는 서로 적렬로 접속된 다수의 FET를 구비하며, 제2 FET에 구비되어 단결정 반도체를 이루는 LOD 영역과 게이트 전국은 그 사이에 게이트 절연막을 개재한 체로 그 일부 또는 전부가 서로 겹쳐지도혹 마린되는 것을 특징으로 하는 전자장치.

청구항 14

제 13 항에 있어서, 제2 FET의 LDD 임역은 2 \times 10 16 내지 5 \times 10 18 원자/대의 동도 범위의 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.

최구한 발

제 13 항에 있어서, 전자정치는 전계발광 표시정치, 액청 표시장치, 전계 방출 표시장치, 및 전기 변색 표 시장치로 이루어진 군으로부터 선택된 표시장치인 것을 특징으로 하는 전자장치.

청구항 16

제 15 형에 있어서, 표시장치는 비디오 카메라, 디지털 카메라, 헤드 장착 디스퓵레이, 처럼 형법 시스템, 오디오 설비, 노트 크기의 개인용 컴퓨터, 게임기, 휴대 정보 터미널, 및 화상 재생 정치로 이루어진 군으 로부터 선택된 전자 설비 중에 통합되는 것을 특징으로 하는 전자장치.

청구항 17

반도체 기판 상에 하나 이상의 제1 FET 및 제2 FET를 구비하고, 제1 FET는 반도체 기판에 형성되는 제1 소 스 영역, 제1 드레인 영역, 및 그 사이에 개재된 제1 채널 형성 영역과, 제1 게이트 절연막을 그 사이에 개재한 체로 제1 채널 형성 영역 위에 형성되는 제1 게이트 전국으로 이루어지며, 제2 FET는 반도체 기판 에 형성되는 제2 소스 영역, 제2 드레인 영역, 및 그 사이에 개재된 제2 채널 형성 영역과, 제2 게이트 월 연막용 그 사이에 개재한 채로 제2 채널 형성 영역 위에 형성되고 제1 드레인 영역에 전가적으로 접속되는 제2 게이트 전국으로 이루어지고, 제2 드레인 영역에는 발광충이 전기적으로 접속되며, 반도체 기판에는 LOD 영역의 일부 또는 전부와 제2 개이트 전국이 그 사이에 게이트 절연막을 개재한 채로 서로 겹쳐지도록 하나 이상의 LDD 영역이 형성되는 것을 특징으로 하는 전자상치.

체구하 18


제 17 항에 있어서, 제2 FET의 LDD 영역은 2 $\times 10^{16}$ 내지 5 $\times 10^{19}$ 원자/예의 동도 범위의 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.

청구항 19


재 17 형에 있어서, 전자장치는 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 진기 변색 표 시장치로 이루어진 군으로부터 선택된 표시장치인 것을 목장으로 하는 전지장치.


최구화 20

제 19 형에 있어서, 표시장치는 비디오 카메라, 디지털 카메라, 헤드 장착 디스퓰레이, 차량 항법 시스템, 오나오 설비, 노트 크기의 개인용 컴퓨터, 게임기, 휴대 정보 터미널, 및 회상 재생 장치로 이루어진 군으로부터 선택된 전자 설비 중에 통합되는 것을 특징으로 하는 전지장치. £21




£ 292






28-16






28-17






28-18





28-19

5 **26**




587







28-21




도色10





£211






28-24






£213



£ 29 14



28-27

S C 15

